

Non-conductive substrate for chip card carrier element

Patent number: DE19703058

Publication date: 1998-06-10

Inventor: STRIEGEL PETER DR (DE); HUBER MICHAEL (DE);
MENSCH HANS (DE); STAMPKA PETER (DE);
SCHRAUD GERHARD DR (DE)

Applicant: SIEMENS AG (DE)

Classification:

- international: H05K1/02; H01L23/12; H01L21/58; H01L23/057;
G06K19/077; H05K1/18


- european: G06K19/077T

Application number: DE19971003058 19970128

Priority number(s): DE19971003058 19970128; DE19961053623 19961220

Abstract of DE19703058

The substrate (2) is provided on one side with a number of conductive contact surfaces (6), each contained within a contour line (4) corresponding to a respective carrier element. The opposite side of the substrate is provided with conductor structures, with at least one contact field for an antenna coil and a semiconductor chip within each contour line. Openings are provided in the substrate outside the contour lines for contacting the coil terminals of the semiconductor chips from the contact surface side, to allow testing.



Data supplied from the esp@cenet database - Worldwide

P2001, 0655



⑬ BUNDESREPUBLIK
DEUTSCHLAND



DEUTSCHES
PATENTAMT

⑫ **Patentschrift**
⑩ **DE 197 03 058 C 1**

⑪ Aktenzeichen: 197 03 058.0-34
⑫ Anmeldetag: 28. 1. 97
⑬ Offenlegungstag: -
⑭ Veröffentlichungstag
der Patenterteilung: 10. 6. 98

⑮ Int. Cl.⁶:
H 05 K 1/02
H 01 L 23/12
H 01 L 21/58
H 01 L 23/057
G 06 K 19/077
// H05K 1/18

DE 197 03 058 C 1

Innerhalb von 3 Monaten nach Veröffentlichung der Erteilung kann Einspruch erhoben werden

⑯ Innere Priorität:
196 53 623. 5 20. 12. 96
⑰ Patentinhaber:
Siemens AG, 80333 München, DE


⑱ Erfinder:
Stampka, Peter, 92421 Schwandorf, DE; Huber,
Michael, 93152 Nittendorf, DE; Schraud, Gerhard,
Dr., 86415 Mering, DE; Striegel, Peter, Dr., 81825
München, DE; Mensch, Hans, 92431 Neunburg, DE

⑲ Für die Beurteilung der Patentfähigkeit in Betracht
gezogene Druckschriften:

EP 06 71 705 A2
EP 05 81 284 A2
JP 06-64 381 A

⑳ In einem Band oder Nutzen angeordnete Trägerelemente für kontaktlose und mit Kontakten versehene Chipkarten

㉑ Nicht-leitendes, ein Band oder einen Nutzen bildendes Substrat (2), auf dem eine Vielzahl von Trägerelementen, insbesondere zum Einbau in eine Chipkarte, ausgebildet ist, indem die eine Seite des Substrats (2) mit leitenden Kontaktflächen (6) versehen ist, die innerhalb einer die Größe eines Trägerelementes bestimmenden Außenkonturlinie (4) liegen, wobei die andere Seite des Substrats (2) mit Leiterstrukturen (9, 10, 11, 14, 15) versehen ist, die innerhalb der Außenkonturlinie (4) zumindest Kontaktfelder (11) für wenigstens eine zu kontaktierende Spule und wenigstens einen Halbleiterchip bilden und wobei außerhalb jeder Außenkonturlinie (4) Ausnehmungen (13) im Substrat (2) sind, durch die hindurch zu Testzwecken ein Zugriff auf Spulenanschlüsse des Halbleiterchips von der Kontaktflächen-seite möglich ist, solange das Trägerelement noch im Band oder im Nutzen ist.



DE 197 03 058 C 1

DE 197 03 058 C 1

1

Beschreibung

In einem Band oder Nutzen angeordnete Trägerelemente für kontaktlose und mit Kontakten versehene Chipkarten.

Ein Trägerelement, das aus einem solchen Band oder Nutzen herausgetrennt ist, ist aus den Fig. 8 und 9 der EP 0 671 705 A2 bekannt. Das dortige Trägerelement ist zum Einbau in eine Chipkarte vorgesehen, die sowohl kontaktbehaftet über eine Anzahl von Kontaktflächen als auch kontaktlos über eine Antennenspule, beispielsweise über transformatorische Kopplung, betrieben werden kann.

Trägerelemente für Chipkarten dienen der mechanischen Halterung des Halbleiterchips und weisen außerdem die zur Kontaktierung des Chips nötigen Kontaktflächen auf. Sie werden sowohl in rein kontaktbehafteten Chipkarten eingesetzt, so daß ein Zugriff auf den Halbleiterchip nur über die Kontaktfläche möglich ist, als auch in sogenannten Kombikarten, bei denen zusätzlich ein kontaktloser Zugriff mittels Leiterschleifen in der Karte und/oder auf dem Trägerelement oder dem Chip möglich ist. Die Leiterschleifen werden zu diesem Zweck mit Spulenanschlüssen des Halbleiterchips verbunden.

Diese Trägerelemente werden üblicherweise nicht einzeln, sondern auf einem langen Band oder einem großflächigen Nutzen aus einem nicht-leitenden Material in großen Stückzahlen hergestellt. Dieses – im folgenden als Substrat bezeichnete – Band oder der Nutzen werden zunächst durch beispielsweise Stanzen von Ausnehmungen strukturiert und dann einseitig mit einer Kupferfolie kaschiert, die anschließend beispielsweise durch Ätzen strukturiert wird, so daß die Kontaktflächen für die einzelnen Trägerelemente gebildet werden. Alle leitenden Strukturen sind zunächst noch durch schmale Leitungen elektrisch leitend miteinander verbunden, um eine galvanische Oberflächenveredelung durchführen zu können.

Die Halbleiterchips werden auf der den Kontaktflächen gegenüberliegenden Seite des Substrats befestigt und mittels Bonddrähte durch die Ausnehmungen elektrisch mit den Kontaktflächen verbunden. Vor einem Funktionstest der Halbleiterchips, der noch im Band oder Nutzen stattfindet, werden die schmalen Leitungen mittels Stanzen durchtrennt, so daß die Kontaktflächen elektrisch voneinander isoliert sind.

Beim Trägerelement der EP 0 671 705 A2 sind die Spulenanschlüsse des Halbleiterchips durch Ausnehmungen im Substrat hindurch mit Kontaktflächen auf der dem Chip gegenüberliegenden Seite des Substrats verbunden. Die Enden einer anzuschließenden Antennenspule werden ebenfalls mit diesen Kontaktflächen durch hierfür vorgesehene Ausnehmungen im Substrat hindurch mit zwei dieser Kontaktflächen verbunden. Die Kontaktflächen dienen also als Verbindungselemente zwischen Spule und Halbleiterchip. Dies hat aber den Nachteil, daß die Spulenanschlüsse des Halbleiterchips von der Kontaktflächen­seite her zugänglich sind, auch nachdem die Trägerelemente vereinzelt sind.

Die EP 0 581 284 A2 beschreibt eine kontaktlose Chipkarte, bei der Testanschlüsse aus der fertigen Karte herausgeführt sind und nach dem Testen entfernt werden.

Die JP 6-64381 offenbart ein Trägerelement, das auf der den Kontaktflächen gegenüberliegenden Seite Test-Kontaktflächen aufweist, die über Durchkontaktierungen mit den eigentlichen Kontaktflächen verbunden sind.

Die Aufgabe vorliegender Erfindung ist es, ein Trägerelement, das in einem Band oder Nutzen hergestellt wird, anzugeben, bei dem die Spulenanschlüsse eines zu montierenden Halbleiterchips von der Kontaktflächen­seite her zugänglich sind, solange das Trägerelement noch im Band oder Nutzen ist und nach der Vereinzelnung diese Zugriffsmöglichkeit un-

2

terbunden ist. Die Aufgabe wird gemäß Anspruch 1 durch Trägerelemente auf einem Band- oder Nutzen-förmigen, nicht-leitenden, metallkaschierten Substrat gelöst, bei denen auch die zweite Seite des Substrats mit Leiterstrukturen versehen ist, die innerhalb der Außenkonturlinie des Trägerelements zumindest Kontaktelemente für wenigstens eine zu kontaktierende Spule und wenigstens einen Halbleiterchip bilden und bei denen außerhalb der Außenkonturlinie Ausnehmungen im Substrat sind, durch die hindurch zu Testzwecken ein Zugriff auf Spulenanschlüsse des Halbleiterchips von der Kontaktflächen­seite her möglich ist, solange das Trägerelement noch im Band oder im Nutzen ist.

Hierdurch ist es möglich, den Halbleiterchip zu testen, solange das Trägerelement noch nicht aus dem Band oder dem Nutzen herausgetrennt ist. Die Ausnehmungen im Substrat erlauben einen Zugriff auf die Chipseite des Substrats von der Kontaktflächen­seite her. Wenn das Trägerelement jedoch aus dem Band oder Nutzen getrennt ist, sind die Ausnehmungen nicht mehr Bestandteil des Trägerelements, da sie außerhalb dessen Außenkontur liegen. Somit ist beim vereinzelt Trägerelement kein Zugriff auf die Spulenanschlüsse des Halbleiterchips von der Kontaktflächen­seite her mehr möglich. Wenn das Trägerelement in eine Karte eingebracht ist und somit ein Zugriff auf die Spulenanschlüsse nur noch kontaktlos über die angeschlossene Antenne möglich ist, kann von der Kontaktflächen­seite her kein Abhören oder Stören bzw. kein elektrischer Zugriff oder eine Manipulation der kontaktlosen Datenübertragung erfolgen.

Um den Testzugriff auf die Spulenanschlüsse des Halbleiterchips möglichst einfach zu gestalten, können in vorteilhafter Weise die Ausnehmungen mit leitenden Flächen abgedeckt sein, die mit den Leiterstrukturen, mit denen der oder die Halbleiterchips und die Spule(n) verbunden werden, verbunden ist. Die Testspitzen können dann in einfacher Weise durch die Ausnehmungen hindurch auf die Fläche gesetzt werden.

Eine weitere Ausbildung sieht vor, die Ausnehmungen auf der Kontaktflächen­seite des Substrats mit einer leitenden Fläche abzudecken, die über Durchkontaktierungen durch die Ausnehmungen hindurch mit den Leiterstrukturen auf der Chipseite des Substrats verbunden sind. Die Durchkontaktierungen können hierbei die Ausnehmungen ganz ausfüllen oder aber nur deren Wände bedecken.

Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels mit Hilfe von Figuren näher erläutert. Dabei zeigen:

Fig. 1 die Vorderansicht eines Ausschnittes aus einem Substratband und

Fig. 2 die Rückansicht eines Ausschnittes aus einem Substratband.

Die Fig. 1 zeigt einen Ausschnitt aus einem Band 1, auf dem vier Trägerelemente paarweise ausgebildet sind. Es ist allerdings möglich, eine größere Anzahl als zwei Trägerelemente nebeneinander auf dem Band anzuordnen. Das Band besteht aus einem nicht-leitenden Substrat 2, wobei als Material beispielsweise glasfaserverstärktes Epoxidharz genommen werden kann.

Das Substrat 2 weist Perforationen 3 entlang beider Ränder auf, die dem Weitertransport mittels in die Perforationen 3 eingreifender Mitnehmer, beispielsweise bei der Bestückung des Bandes mit Halbleiterchips oder dem Funktionstest, dienen.

Die Außenkontur eines Trägerelements ist durch eine strichlierte Linie 4 angedeutet. Die fertig bestückten Trägerelemente werden entlang dieser Linie 4 aus dem Band 1 gestanzt oder sonstwie herausgetrennt.

Das nicht-leitende Substrat 2 wurde mit einer Metallfolie,

DE 197 03 058 C 1

3

vorzugsweise einer Kupferfolie, kaschiert. Durch anschließendes Ätzen wurde die Metallfolie strukturiert, so daß Kontaktflächen 5 innerhalb der Trägerelementaußenkonturlinie 4 sowie weitere Kontaktflächen 6, die außerhalb der Außenkonturlinie 4 des Trägerelements liegen, entstanden. Die Kontaktflächen 5, 6 sind über schmale Leitungen 7 mit um die Außenkonturlinien 4 herumlaufenden Leitungen 8 und somit alle miteinander verbunden. Dieser elektrische Kurzschluß ist nötig, da die Kontaktflächen 5, 6 galvanisch oberflächenveredelt werden.

Fig. 2 zeigt die andere Seite des Substrats 2, auf der der (nicht dargestellte) Halbleiterchip montiert wird. Auch diese Seite ist mit durch Metallfolienkaschieren und Ätzen entstandenen Leiterstrukturen 9, 10, 11, 14, 15 versehen.

Das Substrat wurde zunächst auf einer Seite mit einer Metallfolie kaschiert und anschließend mit Ausnehmungen 12, 13, die beispielsweise durch Stanzen erzeugt werden, versehen. Zum nachfolgenden Ätzen der Leiterstrukturen 9, 10, 14, 15 müssen die Ausnehmungen 12 abgedeckt werden, so daß um die Ausnehmungen 12 herum Metallisierungen 11 verbleiben, die zur Kontaktierung der Spulenanschlüsse eines Halbleiterchips genutzt werden können. Die Metallisierungen 11 bilden jeweils geschlossene leitende Ringe um die Ausnehmungen 12 herum. Zur Vermeidung möglicherweise auftretender Wirbelstromverluste können aber auch Unterbrechungen vorgesehen werden.

Von den Ausnehmungen 12, 13 liegen erste Ausnehmungen 12 innerhalb der Außenkonturlinie 4 und dienen der elektrischen Verbindung des Halbleiterchips mit den auf der anderen Seite des Substrats 2 liegenden Kontaktflächen 5 mittels Bonddrähte. Zweite Ausnehmungen 13 sind als Durchkontaktierungen ausgeführt, die die weiteren Kontaktflächen 6 über Leitungen 14 mit Spulenanschlußkontaktflächen 10 verbinden.

Das Substrat 4 ist relativ flexibel. In einer Chipkarte würde ein darauf montierter Halbleiterchip erheblichen Biegebelastungen ausgesetzt sein. Größere Chips würden sogar brechen. Aus diesem Grund wird ein (nicht dargestellter) Verstärkungsrahmen auf der Chipseite des Trägerelements mit einem Isolierkleber aufgeklebt. Der Verstärkungsrahmen ist vorzugsweise aus Metall, er kann aber auch aus einem anderen Material sein.

Da die Trägerelemente üblicherweise in die Chipkarte eingeklebt werden, muß entlang des Randes der Trägerelemente Platz für den Kleber sein, so daß der Verstärkungsrahmen nur knapp außerhalb des Bereichs der Bonddlöcher 12 verläuft. Da außerdem das Innere des Verstärkungsrahmens zum Schutz des oder der darin angeordneten Halbleiterchips und der Bonddrähte mit einer Vergußmasse aufgefüllt wird, müssen Kontaktflächen 10 zum Anschluß einer Antennenspule für den kontaktlosen Betrieb des Halbleiterchips außerhalb des Verstärkungsrahmens liegen. Andererseits müssen Leiterstrukturen 15 vorgesehen sein, die unter dem Rahmen in dessen Inneres zur Verbindung mit dem Halbleiterchip verlaufen. Da der Rahmen auf diesen Leiterstrukturen 15 instabil zum Liegen käme, ist eine der Form des Rahmens entsprechende Metallisierung 9 zumindest gleicher Dicke wie die Leiterstrukturen 15 unterhalb des Verstärkungsrahmens auf dem Substrat 2 angeordnet.

Da dieser Metallisierungsring 9 und auch innerhalb des Rahmens liegende Kontaktfelder 11, mit denen die Spulenanschlüsse des Halbleiterchips über Bonddrähte verbunden werden und die dann über die Leiterstrukturen 15 mit den Spulenanschlußkontaktflächen 10 verbunden sind, parasitäre Kapazitäten darstellen, wird ihre Fläche so klein als möglich gewählt, um die Kapazität so klein als möglich zu halten.

Der Metallisierungsring 9 unter dem Verstärkungsrahmen

4

darf nicht geschlossen sein, da sonst die Spulenenden kurzgeschlossen würden. Dadurch bilden sich jedoch zusätzliche parasitäre Kapazität zwischen den offenen Enden des Metallisierungsrings 9 und der oder den Leitungen 15 aus. Um diese Kapazitäten so gering wie möglich zu halten, ist der Spalt in dem Metallisierungsring unter dem Rahmen einerseits so groß wie möglich zu gestalten, andererseits aber nur so groß, daß die Vergußmasse nicht unter dem Rahmen herauslaufen kann.

Die auf dem Band oder dem Nutzen fertig montierten und gebündelten Halbleiterchips werden noch vor dem Vereinzeln auf dem Band oder dem Nutzen getestet. Da jedoch alle Kontaktflächen 5, 6 elektrisch über die schmalen Leitungen 7 und 8 miteinander verbunden sind, müssen diese Leitungen zuerst durchtrennt werden. Dies erfolgt durch Stanzen von Löchern 16. Diese sind aus Gründen der Übersichtlichkeit in den Fig. 1 und 2 nur an einem Trägerelement dargestellt.

Der Halbleiterchip läßt sich nun über die Kontaktflächen 5 wie im normalen Betrieb in einer Chipkarte testen. Der kontaktlose Betrieb läßt sich in erfindungsgemäßer Weise von der Kontaktflächenenseite her über die weiteren Kontaktflächen 6, die über die Durchkontaktierungen 13 und die Leitungen 14 mit den Spulenanschlußkontaktflächen 10 verbunden sind, testen.

Nach dem Vereinzeln der Trägerelemente sind die Leitungen 14 durchtrennt und die Durchkontaktierungen 13 und die weiteren Kontaktflächen 6 nicht Bestandteile eines Trägerelements, so daß ein Zugriff von der Kontaktseite des Trägerelements auf die Spulenanschlüsse des Halbleiterchips nicht mehr möglich ist. Außerdem ist dann bei einem in eine Chipkarte eingesetzten Trägerelement ein Zugriff auf die Spulenanschlüsse nur noch über eine angeschlossene Antennenspule möglich.

Um die Spulenanschlüsse von der Kontaktseite her testen zu können, sind die weiteren Kontaktflächen 6 nicht unbedingt nötig. Es würde ausreichen, die Ausnehmungen mit leitendem Material zu füllen. Allerdings wäre dann die von Testspitzen zu kontaktierende Fläche deutlich kleiner.

Eine weitere Möglichkeit besteht darin, die Ausnehmungen 13 nicht als Durchkontaktierungen auszuführen, sondern sie statt dessen auf der Chipseite mit Kontaktflächen abzudecken. Die Testspitzen könnten dann durch die Ausnehmungen 13 hindurch mit diesen Kontaktflächen in Kontakt gebracht werden.

Allen Ausführungsvarianten ist jedoch gemeinsam, daß ein Zugriff auf die Spulenanschlüsse des Halbleiterchips von der Kontaktflächenenseite her nur möglich ist, solange das Trägerelement noch nicht vereinzelt, sondern noch Bestandteil eines Bandes oder eines Nutzens ist.

Patentansprüche

1. In einem Band oder Nutzen angeordnete Trägerelemente für kontaktlose und mit Kontakten versehene Chipkarten, bei denen eine Seite eines Substrats (2) mit leitenden Kontaktflächen (5) versehen ist, die innerhalb einer die Größe eines Trägerelementes bestimmenden Außenkonturlinie (4) liegen, dadurch gekennzeichnet, daß die andere Seite des Substrats (2) mit Leiterstrukturen (9, 10, 11, 14, 15) versehen ist, die innerhalb der Außenkonturlinie (4) zumindest Kontaktfelder (10, 11) für wenigstens eine zu kontaktierende Spule und wenigstens einen Halbleiterchip bilden und daß außerhalb jeder Außenkonturlinie (4) Ausnehmungen (13) im Substrat (2) sind, die als mit den Leiterstrukturen (10, 11, 14, 15) verbundene Durchkontaktie-

DE 197 03 058 C 1

5

6

rungen ausgebildet und mit auf der Kontaktflächen-
angeordneten Kontaktflächen (5; 6) in Verbindung
sind, so daß zu Testzwecken ein Zugriff auf Spulen-
anschlüsse des Halbleiterchips von der Kontaktflächen-
seite möglich ist, solange das Trägerelement noch im
Band oder im Nutzen ist.

2. Trägerelemente nach Anspruch 1, dadurch gekenn-
zeichnet, daß die mit den Durchkontaktierungen ver-
bundenen Kontaktflächen (6) außerhalb der Außenkon-
turlinie (4) sind.

3. Trägerelemente nach Anspruch 1, dadurch gekenn-
zeichnet, daß die mit den Durchkontaktierungen ver-
bundenen Kontaktflächen (5) innerhalb der Außenkon-
turlinie (4) sind.

4. In einem Band oder Nutzen angeordnete Trägerele-
mente für kontaktlose und mit Kontakten versehene
Chipkarten, bei denen eine Seite eines Substrats (2) mit
leitenden Kontaktflächen (5) versehen ist, die innerhalb
einer die Größe eines Trägerelementes bestimmenden
Außenkonturlinie (4) liegen, dadurch gekennzeichnet,
daß die andere Seite des Substrats (2) mit Leiterstruk-
turen (9, 10, 11, 14, 15) versehen ist, die innerhalb der
Außenkonturlinie (4) zumindest Kontaktfelder (10, 11)
für wenigstens eine zu kontaktierende Spule und we-
nigstens einen Halbleiterchip bilden und
daß außerhalb jeder Außenkonturlinie (4) Ausnehmungen
(13) im Substrat (2) sind, die auf der der Kontakt-
flächen-
seite gegenüberliegenden Seite durch jeweils
eine leitende, mit den Leiterstrukturen (10, 11) verbun-
dene Fläche abgedeckt sind, so
daß zu Testzwecken ein Zugriff auf Spulenanschlüsse
des Halbleiterchips von der Kontaktflächen-
seite möglich ist, solange das Trägerelement noch im Band oder
im Nutzen ist.


Hierzu 2 Seite(n) Zeichnungen

ZEICHNUNGEN SEITE 1

Nummer:
Int. Cl. 6:
Veröffentlichungstag:

DE 197 03 058 C1
H 05 K 1/02
10. Juni 1998

FIG 1



ZEICHNUNGEN SEITE 2

Nummer:

DE 197 03 058 C1

Int. Cl.⁶:

H 05 K 1/02

Veröffentlichungstag:

10. Juni 1998

FIG 2

